靜電放電以多種不同方式影響電子組件。較大的靜態(tài)電壓會(huì)進(jìn)入設(shè)備并損壞復(fù)雜的內(nèi)部電路。ESD的影響變得更加明顯，因?yàn)镸OS技術(shù)的所有形式的高輸入阻抗都意味著不會(huì)消散電壓，而且極高的電壓很容易損壞導(dǎo)體和絕緣屏障的小尺寸。隨著集成電路特征尺寸的減小，這意味著設(shè)備變得更容易受到靜電損壞。

ESD敏感度

在研究ESD對(duì)電子設(shè)備的影響時(shí)，值得一看的是設(shè)備本身，以及它們?nèi)绾问艿紼SD的影響。發(fā)現(xiàn)某些電子設(shè)備比其他電子設(shè)備對(duì)ESD更敏感。但是，從問(wèn)題的角度來(lái)看，值得將靜態(tài)電平與電源電壓相關(guān)聯(lián)。人們不會(huì)考慮向邏輯器件施加甚至五十伏的電壓。在沒(méi)有采取任何ESD保護(hù)措施的情況下，通過(guò)處理它們，可以向它們施加幾千伏的靜態(tài)電壓。

對(duì)ESD敏感的設(shè)備通常是那些包括MOS-金屬氧化物半導(dǎo)體技術(shù)的設(shè)備。這些設(shè)備具有很高的阻抗，不允許電荷以更受控的方式消散。但是，這并不意味著雙極器件不受損壞。

最低250V的靜態(tài)電壓可能會(huì)損壞標(biāo)準(zhǔn)CMOS芯片。其中包括74HC和74HCT邏輯系列，因?yàn)樗鼈兊碾娏飨妮^低，因此在許多使用“膠粘邏輯”的設(shè)計(jì)中被廣泛使用。但是，許多新的微處理器和LSI芯片使用的特征尺寸要小得多，并且無(wú)法承受此類電壓，因此它們對(duì)ESD非常敏感。通過(guò)在5 V的電源電壓下運(yùn)行它們會(huì)破壞許多新設(shè)備，并且它們更容易受到ESD的損壞。

邏輯設(shè)備并不是唯一需要采取防靜電措施的設(shè)備。用于射頻應(yīng)用的GaAsFET極易損壞，并可能被低至100V的靜態(tài)電壓破壞。ESD也會(huì)影響其他形式的分立FET。再次經(jīng)常用于許多RF應(yīng)用的MOSFET非常敏感。

即使是普通的雙極型晶體管也可能會(huì)被約500V的電勢(shì)損壞。對(duì)于較新的晶體管而言尤其如此，其可能具有更小的內(nèi)部幾何形狀以提供更高的工作頻率。這僅是很少的ESD敏感性水平的廣泛指示。但是，這表明所有半導(dǎo)體設(shè)備都應(yīng)被視為靜電敏感設(shè)備，即SSD。

如今，不僅半導(dǎo)體設(shè)備被視為SSD。在某些地區(qū)，甚至無(wú)源組件也開(kāi)始被視為對(duì)靜電敏感。隨著小型化的趨勢(shì)，單個(gè)電子元件變得越來(lái)越小。這使它們對(duì)ESD損壞的影響更加敏感。

靜電放電機(jī)制

靜電放電（ESD）的影響取決于大量變量。其中大多數(shù)很難量化。累積的靜電水平會(huì)根據(jù)所涉及的材料，一天中的濕度甚至人的身材而有所不同。每個(gè)人都代表一個(gè)電容器，在其上保持電荷。一般人代表一個(gè)約300 pF的電容器，但是一個(gè)人與另一個(gè)人的電容差異很大。

放電發(fā)生的方式也不同。通常，電荷會(huì)很快消散：通常不到100納秒。在這段時(shí)間內(nèi)，峰值電流可能會(huì)上升到二十或三十安培。峰值電流和放電時(shí)間取決于多種因素。但是，如果使用金屬物體（例如鑷子或尖嘴鉗），則與通過(guò)手指放電相比，電流峰值更高，并且在更短的時(shí)間內(nèi)即可達(dá)到。這是因?yàn)榻饘贋榉烹娞峁┝说偷枚嗟碾娮杪窂?。但是，無(wú)論采用哪種放電方式，都會(huì)消耗相同量的電荷。

IEC61000-4-2和其他模擬波形

為了消除ESD并防止由此造成的損壞，有必要查看可能發(fā)生的不同情況并對(duì)其進(jìn)行表征。這些情況將表現(xiàn)出不同的電壓累積水平，不同的充電水平和不同的放電特性。當(dāng)前，有許多方法可以在制造環(huán)境中對(duì)集成電路的ESD性能進(jìn)行評(píng)級(jí)。三種常見(jiàn)方法包括：

HBM：人體模型-該模型模擬被充電的人，然后通過(guò)裸露的手指通過(guò)被測(cè)電路對(duì)地面進(jìn)行放電。

MM：機(jī)器模型-此模型模擬帶電的制造機(jī)器，通過(guò)設(shè)備放電到地面。機(jī)器將具有導(dǎo)電表面，因此產(chǎn)生的電流水平可能更高，但時(shí)間更短。

CDM：帶電設(shè)備模型-這模擬集成電路被充電然后放電到接地的金屬表面。增益短，但可能會(huì)遇到高電流水平。這些方法在制造環(huán)境中測(cè)試IC時(shí)效果很好，但不適用于系統(tǒng)級(jí)應(yīng)用。為此，具有外接功能的電子產(chǎn)品（包括手機(jī)，MP3播放器，數(shù)碼相機(jī)等）必須能夠承受靜電放電。

IEC61000-4-2標(biāo)準(zhǔn)定義了電子設(shè)備應(yīng)承受的標(biāo)準(zhǔn)測(cè)試條件。它假定用戶不會(huì)采取任何預(yù)防措施來(lái)防止ESD損壞，并且它定義了設(shè)備應(yīng)承受的各種等級(jí)。

IEC61000-4-2定義的靜電放電典型曲線的上升時(shí)間約為1 ns，峰值電流約為30A。該波形被用作測(cè)試電子設(shè)備對(duì)靜電放電敏感性的一部分。

IEC 61000-4-2脈沖波形用于ESD仿真IEC 61000-4-2脈沖波形用于ESD仿真

設(shè)備靈敏度分類

ESD人體模型和帶電設(shè)備模型ESD測(cè)試模擬方法包括分類系統(tǒng)，這些系統(tǒng)定義了組件對(duì)指定模型的敏感性。

這些ESD分類根據(jù)其ESD敏感度提供了易于分組和比較的組件。該分類大致指示了組件所需的ESD保護(hù)級(jí)別。

ESDS組件靈敏度分類-人體模型（ESD STM5.1-2007）類    電壓范圍0級(jí)    <250伏1A級(jí)    250伏至<500伏1B級(jí)    500伏至<1,000伏1C級(jí)    1000伏至<2,000伏2級(jí)    2000伏至<4,000伏3A級(jí)    4000伏至<8000伏3B級(jí)    ≥8000伏 

ESDS組件靈敏度分類-充電設(shè)備模型（ESD STM5.3.1-2009）類    電壓范圍C1級(jí)    <125伏C2級(jí)    125伏至<250伏C3級(jí)    250伏至<500伏C4級(jí)    500伏至<1,000伏C5級(jí)    1,000伏至<1,500伏C6級(jí)    1,500伏至<2,000伏C7級(jí)    ≥2,000伏

ESD損壞和故障機(jī)制

IC因ESD導(dǎo)致故障的方式也各不相同，并且還取決于許多因素，包括電荷向IC內(nèi)部拓?fù)浜纳⒌姆绞健?/p>

當(dāng)以非常高的電壓表示的靜電荷產(chǎn)生較高的峰值電流而導(dǎo)致燒毀時(shí)，IC可能會(huì)由于ESD失效而出現(xiàn)故障，這是明顯的方法之一。即使電流通過(guò)的時(shí)間很短，IC內(nèi)的微小尺寸也可能意味著小的互連鏈路或芯片本身中的設(shè)備可能會(huì)因散熱量而熔化。在某些情況下，連接或組件可能無(wú)法完全銷毀。相反，它只能被部分破壞。發(fā)生這種情況時(shí)，該設(shè)備將繼續(xù)運(yùn)行，并且性能可能不會(huì)降低。在其他時(shí)候，操作可能會(huì)稍有下降。對(duì)于模擬設(shè)備而言尤其如此，在模擬設(shè)備中，損壞區(qū)域的小碎片會(huì)散布在芯片表面。

ESD可能導(dǎo)致故障的另一種方式是電壓本身導(dǎo)致IC內(nèi)部擊穿。電壓很有可能擊穿絕緣氧化層而使IC永久損壞。再次，這可能會(huì)立即損壞芯片，或留下潛在損壞的部分損壞區(qū)域。

電荷也可能以其他方式轉(zhuǎn)移到電子組件并造成損壞。它可能因電壓擊穿或產(chǎn)生電流流入設(shè)備而導(dǎo)致?lián)p壞。之所以會(huì)發(fā)生這種情況，是因?yàn)楦唠姾傻奈锲窌?huì)在附近的任何物品中產(chǎn)生相反的電荷。塑料飲料杯很容易攜帶高靜電電壓，如果將它們放在敏感電子設(shè)備旁邊的工作表面上，它們會(huì)感應(yīng)出電荷，從而可能導(dǎo)致?lián)p壞。盡管良好的實(shí)驗(yàn)室和工作場(chǎng)所慣例禁止在工作區(qū)域內(nèi)喝酒，但這些杯子甚至絕對(duì)不能用作小螺釘，零件等小容器的容器。

潛在的ESD損壞

當(dāng)對(duì)設(shè)備造成損壞但仍可使用時(shí)，該缺陷會(huì)留下潛在的缺陷。這種形式的ESD損壞可能會(huì)導(dǎo)致其使用壽命后期失效。由于打開(kāi)設(shè)備或什至由于正常操作而導(dǎo)致的后續(xù)浪涌電流可能會(huì)給缺陷造成壓力并導(dǎo)致其故障。在某些情況下，這也可能是由振動(dòng)引起的。

IC內(nèi)部導(dǎo)體潛在損壞的圖示，顯示了由靜電放電引起的變窄導(dǎo)體的面積IC內(nèi)部導(dǎo)體上的ESD潛在損壞圖這些潛在的缺陷尤其令人擔(dān)憂，因?yàn)檫@種形式的ESD損壞可能會(huì)導(dǎo)致設(shè)備壽命后期出現(xiàn)故障，從而降低其可靠性。實(shí)際上，由于這一點(diǎn)，抗靜電保護(hù)能力差的制造工廠可能會(huì)生產(chǎn)出可靠性低的設(shè)備。實(shí)際上，據(jù)估計(jì)，對(duì)于每個(gè)遭受即時(shí)損壞的設(shè)備，至少有十個(gè)受潛在損壞的影響，并在以后失效。

當(dāng)大電流脈沖穿過(guò)金屬-半導(dǎo)體觸點(diǎn)時(shí)，會(huì)發(fā)生另一種潛在的ESD損壞。由此產(chǎn)生的熱量可能足以引起鋁和硅的局部合金化。這可能會(huì)形成所謂的合金尖峰，它們可以從接觸墊水平或垂直傳播。最終，這些可能會(huì)導(dǎo)致與附近路口的短路。

除此之外，還發(fā)現(xiàn)集成電路中擴(kuò)散阱的角非常容易受到潛在的ESD破壞。這是由這些區(qū)域中發(fā)生的場(chǎng)增強(qiáng)引起的。

ESD調(diào)查

盡管確定設(shè)備損壞的原因并不容易，但是一些專業(yè)實(shí)驗(yàn)室也可以進(jìn)行這些調(diào)查。他們通過(guò)移除IC的頂部以露出下面的硅芯片來(lái)實(shí)現(xiàn)這一點(diǎn)。使用顯微鏡對(duì)其進(jìn)行檢查以顯示損壞區(qū)域。這些調(diào)查是相對(duì)昂貴的。對(duì)于常規(guī)故障，通常不采取這些措施。而是僅在有必要確定故障的確切原因時(shí)才采取這些措施。

ESD是制造電子設(shè)備的任何公司所關(guān)注的主要問(wèn)題。靜電放電造成的損壞可能導(dǎo)致組件立即失效，也可能導(dǎo)致潛在的失效發(fā)生，并在以后顯現(xiàn)出來(lái)，從而大大降低了產(chǎn)品的整體可靠性。

官方分享 （新塵電子）→〈ESD如何影響電子產(chǎn)品：靜電效應(yīng)〉
本文地址：http://sauhhh.com/news/shion/851.html
文章均由 （新塵電子） 公司整理發(fā)布，文章資料僅供參考，轉(zhuǎn)載請(qǐng)標(biāo)明出處。謝謝！